Исправлена ошибка: частый опрос переменных платы мог приводить к изменению конфигурации платы.
Значение таймаута перезагрузки при отсутствии центральной платы увеличено с 20 до 120 секунд. При записи конфигурации в плату порты, настройки которых не изменились, продалжают работу без перерыва связи.
Добавлена возможность использовать порты платы как входы синхронизации.
При установке галочки "Цикл" формируется CRC-4 на передачу.
Скорректирована работа программы процессора по приему пакетов, размеры которых превышают объем буфера.
Исправлена ошибка: не отключался режим резервирования при одновременной блокировке порта.
Усовершенствована процедура поиска цикловой синхронизации.
Скорректирована работа таймера контроля опроса платы. При блокировке порта, назначенного на refclk0 или refclk1, соответствующие выходы refclk переводится в Z-состояние.
Обновлена работа с ФИФО FPGA.
Добавлена поддержка функции резервирования пар потоков 1Е1 - 2Е1, 3Е1 - 4Е1, 5Е1 - 6Е1, 7Е1 - 8Е1.